

Técnica de Polarização de Corpo em um Amplificador de Potência

P. Rocha^{,1}, B. Leite¹, A. A. Mariano¹ ¹Universidade Federal do Paraná, Curitiba, Brasil pauloespcom@gmail.com

Resumo-Este artigo apresenta os resultados da simulação de um amplificador de potência (PA) CMOS em 2,4GHz, explorando a técnica de polarização de corpo, a fim de mensurar a utilização do substrato agindo como uma segunda porta (ou backgate) para o MOSFET. O PA proposto foi um amplificador Cascode Simples, onde o circuito esquemático e as simulações foram projetadas e realizadas no software Cadence Virtuoso usando o processo RF CMOS GlobalFoundries de 130nm. Nessas simulações o fator de estabilidade foi maior do que 1 na faixa de 0 a 5GHz. A base teórica da pesquisa foi o efeito de corpo nos transistores MOS, com o uso de transistores triple-well e sendo comparado os resultados dessa técnica com o padrão normalmente utilizado de fixar o substrado à fonte (ponto mais negativo da fonte nos dispositivos canal n). Foram aplicadas tensões de polarização entre 0V $e \pm 2V$, onde as métricas observadas foram o ganho de pequenos sinais (S21), o ponto de compressão de 1dB (OCP1)e a Eficiência de Potência Adicionada. Os resultados demonstraram um aumento na linearidade do PA de 0,9 dB, do PAE de 1,6% e do S21de 0,4dBm.

Palavras-chave: Amplificador. Potência. Polarização. Corpo. Linearidade.

I. INTRODUÇÃO

Em conformidade com o relatório Cisco [1], estão em avanço as comunicações móveis e as conexões de grande alcance e de baixa potência (LPWA), frequentemente utilizadas em IoT (do inglês Internet of Things, ou Internet das coisas). Esse tipo de conectividade de rede sem fio destina-se especificamente a módulos M2M, que exigem baixa largura de banda, ampla cobertura geográfica e baixo consumo de energia.

Sintonizado a este entendimento e objetivando uma maior redução do consumo de energia, é importante considerar que o estudo de Huang, Weng e Chang [2], demonstra que os transistores e/ou resistores MOS (acrônimo de *Metal Oxide Semiconductor*) são os principais componentes, no circuito integrado, que consomem energia. Portanto, uma maneira de economizá-la é fazer com que todo o circuito funcione com baixa tensão e baixa corrente. Ainda, deve ser considerada a observação de Razavi [3] de que a não linearidade do PA é crítica e pode produzir, para modulação, os efeitos de alta potência do canal adjacente como resultado do crescimento espectral, bem como compressão da amplitude. Sendo assim, foi analisado um projeto de um amplificador de potência, utilizando a topologia de um *Cascode* simples, em radiofrequência, operando a 2,4 GHz e usando a tecnologia em 130 nanometros HP (*High Performance*), software Cadence Virtuoso SpectreRF [4], disponível na Universidade Federal do Paraná (UFPR).

O objetivo foi verificar a contribuição, mediante a técnica da polarização de corpo [5], em um amplificador MOS, mantendo o seu funcionamento em baixa tensão e sem comprometer a eficiência do circuito. Também foram realizadas simulações e análises das métricas típicas de ganho em parâmetro de espalhamento, ponto de compressão de 1 dB de potência de saída, fator de estabilidade e PAE de um amplificador de potência. Para isso, foram utilizadas coleta bibliográfica e observação sistemática.

Este artigo está organizado em quatro subseções, onde a subseção A trata do circuito amplificador *Cascode* Simples desenvolvido, subseção B apresenta a técnica de polarização de corpo; a subseção C a tensão de *breakdown* dos transistores MOS e a subseção D as simulações e os resultados da simulação da técnica adaptativa proposta de polarização de corpo do transistor, comparando-se esses dados ao objetivo que norteou todo o estudo e as conclusões do autor.

II. SEGUNDA SEÇÃO

A. Circuito Amplificador Cascode Simples

A estrutura Cascode foi escolhida por apresentar uma alta impedância de saída em relação a configuração fonte comum (FC) de T1, e quando foi adicionado T2, a impedância do circuito foi aumentada de um fator igual a $g_{m2}r_{o2}$ e o ganho de tensão aumentou de uma quantidade igual ao ganho intrínseco do dispositivo Cascode [3]. A configuração porta comum (PC) é o T2. O estágio de potência da Fig. 1 consiste de dois transistores do tipo thick triple-well NFET (dgnfettwrf) que permite separar a tensão aplicada no corpo, que é isolada por um anel do tipo "n-well" profundo, da tensão aplicada no substrato material p. O prefixo "dg" representa uma camada de óxido espesso com tensão de breakdown de 2,7 V e o sufixo "rf" nesta célula representa uma geometria de layout RF controlada. Também foi inserido um indutor *choke* (L2), um circuito de realimentação RC ($R_1 e C_2$) e um capacitor (C_3) para melhorar a estabilidade a 2,4 GHz.

Os capacitores C_1 e C_4 impedem que o componente de das Portas 1 e 2 interfiram na polarização do circuito *Cascode*.

A fonte V_3 e o indutor L_1 definiram a tensão de polarização adequada (876 mV) para o estágio de potência operar na classe AB.

Neste processo recorrente, o circuito para referência típico foi aquele em que o corpo dos transistores foi ligado ao terra ($V_1 e V_2$ iguais a zero Volts), sendo definido os seguintes valores para os componentes passivos: L_1 =3,03 nH; L_2 =2,2 nH; R_1 =840 Ω ; C_1 =4 pF; C_2 =3,47 pF; C_3 =1 pF; C_4 =1 µF. Os transistores foram projetados com as seguintes larguras de canal: 1,2 mm o porta comum (PC) e 3 mm o fonte comum (FC) e para operar na saturação.

A análise de estabilidade foi um processo importante no projeto deste amplificador, onde os parâmetros dos componentes foram simulados até que fosse encontrado um fator de estabilidade de Rollet superior a 1 na faixa entre 0 GHz e 5 GHz, para evitar que o circuito oscilasse quando o sinal fosse amplificado e realimentado no circuito [6]. Essa instabilidade do circuito poderia ser causada pela dependência do mesmo às impedâncias de fonte e carga apresentadas aos seus terminais.



Fig. 1.Cascode Simples

As tensões de V_{dd} , V_1 , V_2 e V_3 foram variadas ao longo das simulações, a fim de que fosse encontrado o melhor desempenho do circuito, baseadas em tensões de corpo referenciadas ao terra, bem como valores positivos e negativos.

B. Técnica de Polarização de Corpo

Conforme Kuo e Wang [7], técnicas de polarização de corpo têm sido propostas para possibilitar a variação da tensão de limiar (*threshold Voltage* - V_{th}). E, de acordo com Sedra e Smith [8], é usual conectar o substrato no ponto mais negativo em um transistor NMOS (acrônimo de *N-Channel Metal Oxide Silicon*) ou positivo no transistor PMOS (acrônimo de *P-Channel Metal Oxide Silicon*), para garantir a polarização reversa na junção substrato-canal. Entretanto, sendo aplicada uma polarização direta no corpo do transistor, haverá uma diminuição da densidade de carga no canal, reduzindo sua profundidade e, por sua vez, resultando numa diminuição na tensão de limiar que responde de acordo com a equação 1 [9] e [3].

$$V_{th} = V_{t0} + \gamma \left[\sqrt{2\phi_f + V_{SB}} - \sqrt{2\phi_f} \right]$$
(1)

Sendo V_{t0} a tensão de limiar para a tensão entre fonte e o corpo (V_{SB}) igual a zero; \emptyset_f é o potencial de Fermi e γ é um parâmetro conhecido como parâmetro de efeito de corpo. Baseado na equação 1 é possível depreender que uma tensão positiva ($V_{SB} < 0$) poderá provocar uma redução em Vth, pela diminuição da largura da região de depleção e um aumento da carga móvel na camada de inversão. Por isso, a técnica de polarização do corpo pode resultar em uma redução do consumo de energia quando o V_{TH} diminuir, bem como pode contribuir para uma maior linearidade do amplificador de potência, de acordo com Huang, Weng e Chang [2], tendo em vista que influencia a corrente de dreno na saturação.

$$I_D = \frac{1}{2}k\frac{W}{L}(V_{GS} - V_{th})^2 - (1 + \lambda V_{DS})$$
(2)

Conforme a equação 2, k é o fator de ganho do transistor MOS, W e L a largura e o comprimento do canal, respectivamente, V_{GS} a tensão *gate-source* (porta-fonte), V_{DS} a tensão *drain-source* (dreno-fonte) e λ o inverso da tensão de *Early* [3].

C. Tensão de Breakdown

A principal restrição nesta arquitetura *Cascode* era cuidar para que a tensão de nó diferencial instantânea de pico não fosse maior que a tensão de *breakdown* (ruptura). Isso significou que as oscilações máximas V_{gs} , V_{ds} , V_{gd} , V_{sb} e V_{db} (parcela DC mais parcela AC) não poderiam ser maiores que o limite de ruptura dos transistores ou, caso contrário, o silício seria danificado ou a vida útil do transistor reduziria.

Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymin_VDST2	eval err
Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymax_VGST2	20.26
Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymin_VGST2	eval err
Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymax_VGDT2	21.98
Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymin_VGDT2	16.96
Paulo_2:CASC1_COREPA:1	POUT_at_4V7_ymax_VSBT2	eval err
Paulo_2:CASC1_COREPA:1	POUT_at_4V7_ymin_VSBT2	eval err
Paulo_2:CASC1_COREPA:1	POUT_at_4V7_ymax_VDBT2	15.14
Paulo_2:CASC1_COREPA:1	POUT_at_4V7_ymin_VDBT2	eval err
Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymax_VDST5	21.9
Paulo_2:CASC1_COREPA:1	POUT_at_2V7_ymin_VDST5	eval err

Fig.2.Expressões no ADEXL para a máxima e mínima tensões instantâneas

As tensões limites, conforme o manual do fabricante: para o nfet_rf, nfettw_rf os V_{gs} , V_{ds} , V_{gd} , não devem ser superiores a 1,6V e os V_{sb} , V_{db} , não devem ser superiores a 2,6 V; para o dgnfet_rf, dgnfettw_rf os V_{gs} , V_{ds} , V_{gd} , não devem ser superiores a 2,7 V e V_{sb} , V_{db} não devem ser superiores a 4,7 V [4].

Para medir as tensões de *breakdown* dos transistores MOS foi utilizada uma metodologia [10] que permitiu automatizar a informação da tensão diferencial entre os terminais dos transistores MOS com base na potência de entrada (Pin). Os valores da Potência de entrada e respectiva saída onde ocorrem as tensões de *breakdown* foram estabelecidas por expressões do tipo "cross(ymax_ VDST2 2.7 1 "rising" nil nil 0)" ou "cross(ymin_ VDST2 -2.7 1

"falling" nil nil 0)" em 2,7V para os V_{gs} , V_{ds} e V_{gd} e de 4,7V para V_{sb} e V_{db} e inseridas no "Output Setup" do ADE XL do *Cadence* para retornar valores, conforme exemplificado pela Fig.2.

Considerando que o PA deve operar exclusivamente de forma linear, o ICP1dB deve ocorrer antes de qualquer um dos limites de *breakdown*. Para melhor entendimento, utilizando uma das simulações realizadas neste projeto, onde o primeiro ponto de ruptura de 4,7 V ocorreu em $P_{in} = -5,96 \, dBm@V_{DBT2}$, conforme a Fig.3 e com $P_{OUT} = 15,14 \, dBm$, de acordo com a Fig.2.



Fig.3.Varredura para as expressões das tensões dos nós diferenciais com limite em $\pm 4,7$ V

O critério que foi estabelecido neste projeto como uma salvaguarda para que o PA funcionasse no seu limite máximo de operação linear, sem nenhuma restrição, era que os valores dos componentes, Vdd e polarização seriam estabelecidos mantendo a diferença entre o ICP_{1dB} encontrado e o P_{in} de *breakdown* em, aproximadamente, 2 dB (valor referenciado), ou seja, menor que o limite de *breakdown*, conforme a Fig.4.



Fig.4.Potência de ICP_{1dB} limitada no valor de aproximadamente 2dB abaixo da potência de breakdown

A principal vantagem de empregar essa metodologia é que o *designer* não precisará abrir constantemente os gráficos. Para isso, foram geradas as expressões de tensão do nó diferencial, expressões instantâneas máxima e mínima de tensão dos mencionados nós, sendo possível verificar valores da tensão instantânea para alterar o circuito com maior rapidez, tendo em vista a necessidade de realizar um número considerável de simulações.

Este critério de limitação do P_{in} em relação ao valor da potência de *breakdown* foi também utilizado para alcançar os valores máximos para V_{dd} , o que permitiu aumentar os valores das potências de entrada sem saturação, ou seja, aumentou a linearização do circuito e utilizou os transistores na plena condição de operação sem que fossem ultrapassados os limites de segurança do dispositivo.

D. Resultados

Para avaliar o circuito PA proposto, foram utilizadas três métricas principais: o ganho direto de pequeno sinal do PA, dado pelo parâmetro de espalhamento S21, contornos de OCP_{1dB} (OCP_{1dB} _loadpull) e o PAE.

Nas simulações foram realizadas as seguintes combinações, utilizando a técnica de polarização direta e reversa [5]: (a) corpo de PC e FC em zero; (b) corpo de PC em zero e FC com tensões positivas; (c) corpo de PC em zero e FC com tensões negativas; (d) corpo de PC com tensões positivas e FC em zero; (e) corpo de PC com tensões negativas e FC em zero; (f) corpo de PC e FC com tensões negativas; (g) corpo de PC e FC com tensões positivas; (h) corpo de PC com tensões positivas; (i) corpo de PC com tensões negativas; e (j) corpo de PC ligado a fonte de PC e corpo de FC ligado em zero. Vale comentar que o terminal de fonte de FC estva no potencial zero.

As simulações foram realizadas configurando a temperatura de simulação em 70°C e impedância de 50 Ω nas portas dos terminais de entrada e saída. As tensões aplicadas no terminal de corpo dos transistores variaram de 0 a \pm 2V.

Também foi verificado que ao serem aplicadas tensões negativas no corpo dos transistores PC e/ou FC até o limite de, aproximadamente, 2 dB de *breakdown*, houve queda nos valores de S21, OCP_{1dB} _loadpull e PAE. Tal fato se deve, uma vez que os resultados obtidos com tensão de polarização de corpo negativa são consequências do efeito da polarização reversa. Essa polarização provoca o aumento de V_{th} , devido o aumento da densidade de elétrons no canal do dispositivo MOS. Daí, a tensão da porta deve ser maior para compensar este efeito inverso do potencial, diminuindo o PAE. Ainda, com essa elevação da tensão negativa de polarização, houve uma redução da corrente entre dreno e fonte, reduzindo os valores de ganho e OCP_{1dB} _loadpull.

Vale comentar que antes de chegar ao quadro 1 foram realizadas combinações de tensões e simulações para a escolha dos componentes. Essas simulações indicaram como os melhores resultados para OCP_{1dB} a polarização do corpo de T2 com o potencial zero e o de corpo de T1 com polarização positiva ($V_{Bdy_FC} > 0$) e próxima a 1,2 V. Nessas simulações também foi observado que partindo de $V_{Bdy_PC} = 0$ e $V_{Bdy_FC} = 1,2 V$, mantendo o valor de V_{DD} e aumentando apenas a V_{Bdy_FC} foi possível aumentar a corrente I_{DS_SAT} e, em consequência, OCP_{1dB} , respeitando o limite das tensões de *breakdown*.

O quadro 1 apresenta os maiores valores refinados, combinando V_{DD} e V_{Bdy_FC} . Com a análise das simulações foi verificado que os resultados onde ocorreram o melhor

desempenho no amplificador *Cascode* Simples foi na aplicação de tensões positivas no corpo do transistor FC, mas com o corpo PC no potencial zero. Esse fato ocorreu pelas características de operação do *Cascode* como amplificador, que forneceu uma alta resistência de saída. Então, se não for diminuída a transcondutância de PC (g_m) e fazendo-se uma comparação do amplificador Fonte Comum com o amplificador *Cascode*, o ganho de tensão aumentará, pois quando mudou da estrutura Fonte Comum para a *Cascode* é como se tivesse substituído o resistor do dreno (carga resistiva) da Fonte Comum por uma fonte de corrente (transistor T_2). Sendo assim, foi suficiente aplicar polarização de corpo apenas em FC e tal simulação resultou em OCP_{1dB} _loadpull com valor de 0,9 dB superior ao circuito *Cascode* com PC e FC com potencial de corpo zero.

Também foi observado que conectando os terminais fonte aos do corpo em ambos os transistores e variando V_{dd} até o limite de 2 dB de breakdown, os valores de OCP_{1dB}_loadpull e PAE, foram menores que o terminal do corpo de PC e FC no potencial zero. Com relação ao parâmetro S21, o ganho de tensão de um amplificador Cascode, comparado com um amplificador FC, o ganho de tensão tem um fator melhorado igual a $g_{m1}r_{01}$ e esses valores dependem de I_D , k, W e L [3], onde apenas a corrente pode sofrer uma pequena alteração para um novo valor de saturação, ou seja, está em conformidade com o valor do quadro 1. A Eficiência de Potência Adicionada nesta topologia de amplificador de potência não foi melhorada significativamente pela simples aplicação de tensão DC no corpo dos transistores (1,6%), tendo em vista que polarizar diretamente o corpo do transistor MOS aumenta a corrente de fuga entre o terminal fonte-substrato e dreno-substrato (leakage current).

V_{DD}	V_{BDY_FC}	OCP _{LOADPULL}	PAE	S ₂₁
3,17	0	23,42	24,97	18,2
3,2	0,1	23,37	23,92	18,34
3,19	0,2	23,53	24,66	18,31
3,19	0,3	23,67	24,94	18,28
3,19	0,4	23,8	25,15	18,25
3,16	0,5	24,21	26,57	18,17
3,17	0,6	24,17	26,24	18,35
3,2	0,65	24	24,88	18,54
3,19	0,7	24,05	25,25	18,58
3,19	0,75	24,15	25,58	18,59
3,19	0,8	24,18	25,71	18,59
3,19	0,85	24,2	25,75	18,6
3,19	0,9	24,2	25,77	18,6
3,19	0,95	24,22	25,78	18,59
3,19	1	24,3	25,79	18,59
3,19	1,1	24,31	25,79	18,59
3,18	1,2	24,31	25,82	18,58
3,18	1,25	24,31	25,82	18,58
3,18	1,3	24,32	25,81	18,58
3,17	1,35	24,3	25,83	18,56
3,17	1,4	24,3	25,83	18,56
3,17	1,45	24,31	25,83	18,56
3,16	1,5	24,29	25,84	18,55
3,16	1,55	24,3	25,84	18,55
3,16	1,6	24,3	25,83	18,55
3,16	1,65	24,32	25,83	18,55
3,15	1,7	24,29	25,84	18,53
3,15	1,75	24,29	25,83	18,53
3,15	1,8	24,29	25,83	18,53
3,14	1,85	24,27	25,84	18,52
3,14	1,9	24,28	25,83	18,52
3,14	1,95	24,28	25,83	18,52
3.14	2	24.28	25.82	18.52

QUADRO 1. RESULTADOS FINAIS

III. CONCLUSÃO

A técnica de polarização de corpo foi aplicada para que fosse possível analisar a sua contribuição em um

amplificador MOS, porém mantendo o seu funcionamento em baixa tensão e sem comprometer a eficiência do circuito.

Nesse estudo foram apresentados os resultados simulados de um PA na topologia Cascode Simples, onde o melhor resultado foi proporcionado com o corpo do transistor FC polarizado positivamente no ponto de polarização de 1,3 V (corpo de PC=0), tendo em vista o maior valor de *OCP*_{1dB}*loadpull* com menor tensão de corpo. Isso produziu um ganho direto de pequenos sinais de 18,58 dBm, um *OCP*_{1dB}_*loadpull* de 24,32 dBm e um PAE de 25,81%. Nesse caso, o uso de polarização aumentou o OCP1_loadpull em 0,9 dB quando comparado com a polarização típica que é de potencial zero no corpo dos transistores. Foi verificado que ao serem aplicadas tensões negativas no corpo dos transistores PC e/ou FC até o limite de 2 dB do breakdown, houve que da nos valores de S21, OCP_{1dB} _loadpull e PAE. Assim, a técnica de polarização de corpo proposta pôde representar uma maior linearidade para os amplificadores de potência.

AGRADECIMENTOS

Aos professores doutores Mariano e Bernardo e ao Doutorando Fávero pela contribuição e apoio.

REFERÊNCIAS

- CISCO. Cisco Visual Networking Index: Global Mobile Data Traffic Forecast Update, 2011–2016 [Visual Networking Index (VNI)]. Cisco, p. 2016–2021, 2017. Disponível em: <https://www.cisco.com/c/en/us/solutions/collateral/serviceprovider/visual-networking-index-vni/mobile-white-paper-c11-520862.pdf%0Ahttps://www.cisco.com/c/en/us/solutions/collateral/se rvice-provider/visual-networking-index-vni/mobile-white-paper-c11-5208>. Acesso em: 10 mar. 2018.
- HUANG, R.; WENG, R.; CHANG, H. A Low-Voltage High-Linearity Low Noise Amplifier for Wireless Body Area Networks. .
 p.356–358, 2014. IEEE. Disponível em: https://ieeexplore.ieee.org/document/7032793. Acesso em: 19 mai. 2018.
- [3] RAZAVI, Behzad. Design of Analog CMOS Integrated Circuits, McGraw-Hill, 2001.
- [4] GLOBALFOUNDRIES. BiCMOS8HP Design Manual. 2016.
- [5] VERMA, A.; MISHRA, A.; SINGH, A.; AGRAWAL, A. Effect of Threshold Voltage on Various CMOS Performance Parameter. International Journal of Engineering Research and Applications, v. 4, n.4,p.21–28, 2014. Disponível em: <https://www.ingentaconnect.com/content/doaj/22489622/2014/0000 0004/00000004/art00037>. Acesso em: 29 out. 2018.
- [6] RUIZ, H. S.; PÉREZ, R. B. Linear CMOS RF Power Amplifiers : A complete design workflow, 1st ed., New York, New York: Springer, 2014, p. 25.
- [7] KUO, J.L.; WANG, H. A 24 GHz CMOS power amplifier using reversed body bias technique to improve linearity and power added efficiency. 2012 IEEE/MTT-S International Microwave Symposium Digest. Anais... v. 77, p.1–3, 2012. IEEE. Disponível em: https://ieeexplore-ieee- ers. 622 periodices erse erst br/desument/(259262). Access em: 08

org.ez22.periodicos.capes.gov.br/document/6258363>. Acesso em: 08 jul. 2018.

- [8] SEDRA, A. S.;SMITH, K. Microeletrônica. 4^a edição. São Paulo, Makron Books, 2000.
- [9] NIRANJAN, V.; KUMAR, A.; JAIN, S. B. Triple well subthreshold CMOS logic using body-bias technique. 2013 IEEE International Conference on Signal Processing, Computing and Control, ISPCC 2013. Anais..., 2013. Solan, India. Disponível em: https://ieeexplore-ieeeorg.ez22.periodicos.capes.gov.br/abstract/document/6663447>. Accesso em: 05 set. 2018.
- [10] SANTOS, F.G. Relatório de Estudo Dirigido 2. Curitiba: UFPR, Engenharia Elétrica, 2018. Relatório Técnico. No prelo.